bariera synchronizacji

Mała, szybka pamięć przechowująca kopie często używanych danych z pamięci głównej, by skrócić średni czas dostępu procesora.

Architektura o złożonej liście rozkazów: instrukcje wieloetapowe o zmiennej długości, często realizujące dostęp do pamięci i obliczenia łącznie.

Architektura o zredukowanej liście rozkazów: niewiele prostych instrukcji o stałej długości, sprzyjających potokowaniu i operacjom rejestr-rejestr.

Architektura listy rozkazów — abstrakcyjny kontrakt między sprzętem a oprogramowaniem określający zestaw instrukcji, rejestry i model pamięci widoczne dla programisty.

Konkretna organizacja sprzętowa realizująca daną architekturę listy rozkazów: rozmieszczenie jednostek wykonawczych, potoku, pamięci podręcznych i ścieżek danych.

Sytuacja w potoku, gdy następna instrukcja nie może wykonać się w przypisanym takcie z powodu zależności danych, strukturalnych lub sterowania.